Phân tích yêu cầu:

Dung lượng của một chip nhớ SRAM: 4Kx8bit (4.096 x 8 bit).
Cần thiết kế mô-đun với dung lượng: 8Kx8bit (8.192 x 8 bit).
Sơ đồ thiết kế:

Sử dụng 2 chip SRAM 4Kx8bit để đạt tổng dung lượng 8Kx8bit.
Thiết kế kết nối:

Địa chỉ đầu vào:

Cần 13 đường địa chỉ vì 8K = 2^13.
Chia địa chỉ làm hai phần:A0 - A11: Địa chỉ trong từng chip nhớ (vì 4K = 2^12).
A12: Chọn chip.
Bộ giải mã chọn chip:

Sử dụng A12 để điều khiển đầu vào CS (Chip Select) của mỗi chip.
A12 = 0: Chọn chip thứ nhất.
A12 = 1: Chọn chip thứ hai.
Dữ liệu đầu vào/ra:

Kết nối chung các đường D0 - D7 của hai chip với bus dữ liệu chính.
Tín hiệu điều khiển:

Sử dụng tín hiệu WE (Write Enable) và OE (Output Enable) chung cho cả hai chip.
Hoạt động:

Khi địa chỉ A12 = 0, chip đầu tiên được kích hoạt và nhận địa chỉ từ A0 - A11.
Khi địa chỉ A12 = 1, chip thứ hai được kích hoạt và nhận địa chỉ từ A0 - A11.
Kết luận:
Bằng cách kết hợp hai chip SRAM 4Kx8bit theo cách này, ta đạt được mô-đun nhớ có dung lượng tổng 8Kx8bit